東芝、100Gbit級フラッシュメモリ向けの二重接合トンネル膜技術を開発

東芝は、100Gbit級の大容量フラッシュメモリに向けた要素技術として、現在の4世代先に当たる10nm台世代の超微細加工を施したメモリ素子にまで対応可能な二重接合トンネル膜技術を開発したと発表した。

今回開発したのは、ゲート内に設けた窒化膜に電荷を蓄積し、記憶を保持するSONOS型素子構造の内、電荷の出し入れを制御するトンネル膜。

粒径1.2nmのSi微小結晶を薄い酸化膜（厚さ1nm）で挟んだ二重接合構造を作りこむことで、ゲート電圧によって膜の抵抗が大きく変化することを利用し、長時間記憶保持と高速書込消去の両立が可能となる。また、従来のＳＯＮＯＳ素子トンネル膜に比べ薄膜であることにより、素子の微細化が可能になる。

新技術では、さらに窒化膜材料を従来のSi₃N₄よりシリコン比率の高いSi₉N₁₀に変えて電荷の蓄積量を増やしたほか、チャネルの不純物濃度をはじめ素子構造全般の最適化を行い、10年以上の性能保持を実現している。

＜コメント＞
技術自体は難しいレベルのものだが、100Gbit級のフラッシュメモリ実現への技術開発が着実に進行していることは理解できる。当然、こうした最先端技術は実現度とともに生産時のコストも想定しているはずで、近い将来HDDの領域をよりフラッシュメモリが担うことにあるだろう。

関連リンク：東芝の発表リリース